با کوچک‌شدن ابعاد ترانزیستور در مقیاس نانومتری، پارامترهای الکتریکی ترانزیستور دچار تغییرات آماری یا تصادفی می‌شوند و از طرفی تخمین دقیق تغییرات این پارامترها توسط شبیه‌سازهای اتمیستیک بسیار وقت‌گیر و هزینه‌بر است. در این مقاله برای اولین بار از مدل‌های تحلیلی جهت بررسی تأثیر تغییرات آماری فرایند ساخت بر پارامتر تأخیر انتشار یک گیت NAND در فناوری 35 نانومتری CMOS استفاده شده است. به عبارت دیگر با انتخاب دسته مناسبی از پارامترهای مدل تحلیلی، اثر تغییرات آماری بر روی زمان تأخیر انتشار، مورد مدل‌سازی و گسترش قرار گرفته است. همچنین مدل تحلیلی مورد استفاده در برابر تغییرات آماری فرایند ساخت صحت‌سنجی شده و با شبیه‌سازی‌های دقیق اتمیستیک مقایسه گردیده است. اگرچه مقادیر میانگین تأخیر انتشار در اثر انتخاب دسته پارامترهای آماری مختلف، حداکثر خطای 7/8% را در مقایسه با شبیه‌سازی‌های دقیق اتمیستیک ایجاد می‌نماید اما با اعمال رهیافت پیشنهادی می‌توان تا دقت 4/3%، انحراف معیار زمان تأخیر انتشار را در مقایسه با مدل اتمیستیک پیش‌بینی کرد. همچنین با بازتولید نرمال پارامترها، خطای انحراف معیار به 9/9% می‌رسد که در نهایت با پیشنهاد الگوریتم بازتولید نرمال پارامترها با لحاظ ضریب همبستگی، خطای انحراف معیار به 6/1% کاهش می‌یابد. Manuscript profile

با پیشرفت فناوری مدارهای مجتمع و ورود ترانزیستورها به مقیاس‌های نانومتری، تغییرات آماری مشخصات الکتریکی افزاره‌ها به علت ماهیت گسسته بار و ماده و تغییرات تصادفی ناشی از نوسانات پروسه ساخت به طور چشم‌گیری افزایش پیدا کرده است. این تغییرات به نوبه خود باعث تغییر در مشخصه‌های خروجی بلوک‌های مهم آنالوگ و علی‌الخصوص تقویت‌کننده‌ها می‌شود. در این مقاله به کمک شبیه‌سازی مونت‌کارلو یک مدار تقویت‌کننده هدایت انتقالی و استفاده از 1000 مدل فشرده متفاوت برای ترانزیستورهای MOSFET در فناوری 35 نانومتر، تغییرات آماری پارامترهای مهم مدار از لحاظ نحوه توزیع آماری، بررسی و آنالیز گردیده و مدل وابستگی آماری بین پارامترهای مهم مدار نیز استخراج شده است. تحلیل تغییرات آماری پارامترهای خروجی مدار و وابستگی آنها، دارای نتایج مستقیم در کاهش هزینه و زمان طراحی مدار بوده و حایز اهمیت فراوانی است. Manuscript profile

امروزه مبدل‌هاي آنالوگ به ديجيتال به عنوان جزء جدايي‌ناپذير از سيستم‌هاي بر روي تراشه به شمار مي‌آيند زيرا فاصله بين دنياي فيزيکي آنالوگ و دنياي منطقي ديجيتال را از بين مي‌برند. اين امر و تمايل روزافزون به استفاده از تجهيزات قابل حمل، سبب شده ملزومات طراحي اين مبدل‌ها مانند سرعت، توان مصرفي و سطح اشغالي بهبود يابند. راهکارها و روش‌هاي مختلفي جهت بهبود عملکرد مبدل‌ها ارائه شده که روز به روز در حال پيشرفت مي‌باشند. با توجه به اهميت روزافزون مبدل‌ها، در اين مقاله يک ADC سريع و کم‌توان با استفاده از CNTFET طراحي شده و عملکرد آن با نمونه مشابه MOSFET با همان طول کانال مورد بررسي قرار گرفته و همچنين عملکرد مبدل طراحي‌شده با دو نوع کدگذار مختلف، ROM و Fat tree مورد مطالعه قرار گرفته است. در ادامه، نتايج شبيه‌سازي که با بهره‌گيري از نرم‌افزار HSPICE در تغذیه 9/0 ولت به دست آمده ارائه گرديده است. نتايج شبيه‌سازي مبدل در فناوری CNTFET بهبود قابل توجهي در پارامترهاي توان و تأخير نسبت به طراحي مشابه در فناوری CMOS نشان مي‌دهد. توان مصرفي و تأخير مبدل مبتنی بر نانولوله کربنی با کدگذار نوع ROM به ترتيب 5/92% و 54% و با کدگذار Fat tree به ترتيب 93% و 72% نسبت به مبدل‌های مبتنی بر ترانزیستورهای CMOS بهبود يافته‌اند. Manuscript profile

ترانزیستور تک‌الکترونی یک قطعه الکترونیکی در ابعاد نانومتر است که شامل سه الکترود فلزی و یک جزیره یا نقطه کوانتومی می‌باشد. جزیره می‌تواند از نانومواد کربنی مانند نوار نانومتری گرافنی انتخاب شود. تعداد اتم‌های کربن موجود در نوار نانومتری گرافنی بر سرعت عملکرد ترانزیستور و ناحیه انسداد کولنی تأثیر می‌گذارد. در این تحقیق، جریان ترانزیستور تک‌الکترونی با جزیره‌ای از نوار نانومتری گرافنی مدل‌سازی شده است. تأثیر عواملی از جمله تعداد اتم‌های کربن موجود در عرض نوار نانومتری گرافنی، طول نوار نانومتری گرافنی و ولتاژ اعمالی بر گیت روی جریان ترانزیستور بررسی شده است. نتایج مدل‌سازی نشان می‌دهد که با افزایش تعداد اتم‌ها در عرض نوار نانومتری گرافنی، ناحیه انسداد کولنی در نمودارهای پایداری بار ترانزیستور کاهش می‌یابد. همچنین کاهش طول نوار نانومتری گرافنی و افزایش ولتاژ اعمالی بر گیت باعث کاهش ناحیه جریان صفر ترانزیستور می‌شود. افزایش تعداد اتم‌ها در عرض سه جزیره باعث افزایش ناحیه تونل‌زنی تک‌الکترون و بهبود عملکرد ترانزیستور می‌شود. Manuscript profile