محاسبه زمان نشست و SR تقویت‌کننده‌های عملیاتی دوطبقه CMOS با جبران‌سازی کسکود
الموضوعات : electrical and computer engineeringحنانه غلام نتاج 1 , حبیب اله آدرنگ 2 , سیدصالح محسنی 3 , سیدصالح قریشی 4
1 - دانشگاه آزاد اسلامی واحد نور
2 - دانشگاه آزاد اسلامی واحد نور
3 - دانشگاه آزاد اسلامی واحد نور
4 - دانشگاه آزاد اسلامی واحد نور
الکلمات المفتاحية:
ملخص المقالة :
زمان نشست و نرخ چرخش، یکی از پارامترهای مهم در آپ‌امپ‌های فیدبک‌دار است. در این مقاله زمان نشست و نرخ چرخش در تقویت‌کننده دوطبقه تمام تفاضلی CMOS با جبران‌سازی کسکود مورد تحلیل قرار می‌گیرد. ویژگی تحلیل ارائه‌شده آن است که رفتار ترانزیستورها پس از اعمال پله در ورودی به طور دقیق‌تر مورد بررسی قرار می‌گیرد و نشان داده می‌شود که زمان نشست و همچنین نرخ چرخش به اندازه پله ورودی وابستگی دارد. تحلیل انجام‌شده می‌تواند برای طراحی و محاسبات دستی در مدارهای مجتمع مفید واقع شود. همچنین جهت بررسی اعتبار و دقت تحلیل ارائه‌شده، شبیه‌سازی‌های مختلفی انجام شده که تطابق عالی بین مدل تحلیلی ارائه‌شده و نتایج شبیه‌سازی را نشان می‌دهد.
