Nashriyyah -i Muhandisi -i Barq va Muhandisi -i Kampyutar -i Iran
,
Issue61,Year,
Spring
2018
مقیاسبندی طول کانال، جریان نشتی افزاره بدون پیوند دوگیتی (DGJL-FET) را افزایش میدهد و در نتیجه توان مصرفی افزاره در حالت خاموش افزایش مییابد. در این مقاله، ساختار نوینی برای کاهش جریان نشتی افزاره DGJL-FET پیشنهاد شده که Modified DGJL-FET نامیده میشود. در ساختار Mod More
مقیاسبندی طول کانال، جریان نشتی افزاره بدون پیوند دوگیتی (DGJL-FET) را افزایش میدهد و در نتیجه توان مصرفی افزاره در حالت خاموش افزایش مییابد. در این مقاله، ساختار نوینی برای کاهش جریان نشتی افزاره DGJL-FET پیشنهاد شده که Modified DGJL-FET نامیده میشود. در ساختار Modified DGJL-FET آلایش کانال در زیر گیت با آلایش سورس و درین یکسان، اما بیشتر از میانه کانال است. نتایج شبیهسازی نشان میدهد با کاهش ضخامت لایه آلاییده زیر گیت، D، جریان نشتی کاهش مییابد. برای افزاره پیشنهادشده با طول کانال nm 10 جریان خاموشی دو دهه بزرگی کمتر از افزاره Regular DGJL-FET است. عملکرد افزاره Regular DGJL-FET و Modified DGJL-FET برای طول کانالهای مختلف بر حسب نسبت جریان حالت روشنی به جریان حالت خاموشی (ION/IOFF)، شیب زیر آستانه (SS) و تأخیر ذاتی گیت مقایسه شده است. برای افزاره Modified DGJL-FET، D و آلایش میانه کانال به عنوان پارامترهای اضافی برای بهبود عملکرد افزاره در رژیم نانومتر در نظر گرفته شده است. نتایج شبیهسازی نشان میدهد در افزاره پیشنهادشده با طول کانال nm 15، SS و ION/IOFF نسبت به افزارهRegular DGJL-FET به ترتیب 14% و 6e10 دهه بزرگی بهبود یافته است.
Manuscript profile
Nashriyyah -i Muhandisi -i Barq va Muhandisi -i Kampyutar -i Iran
,
Issue77,Year,
Spring
2020
در ترانزیستورهای اثر میدان بدون پیوند سیلیکون بر روی عایق (SOI-JLFET)، آلایش سورس- کانال- درین از یک سطح و یک نوع است. بنابراین فرایند ساخت آنها نسبت به ترانزیستورهای اثر میدان مد وارونگی سیلیکون بر روی عایق آسانتر است. با این حال، شیب زیرآستانه (SS) زیاد و جریان نشتی More
در ترانزیستورهای اثر میدان بدون پیوند سیلیکون بر روی عایق (SOI-JLFET)، آلایش سورس- کانال- درین از یک سطح و یک نوع است. بنابراین فرایند ساخت آنها نسبت به ترانزیستورهای اثر میدان مد وارونگی سیلیکون بر روی عایق آسانتر است. با این حال، شیب زیرآستانه (SS) زیاد و جریان نشتی بالا در SOI-JLFET، عملکرد آن را برای کاربردهای سرعت بالا و توان پایین با مشکل مواجه کرده است. در این مقاله برای اولین بار استفاده از گیت کمکی در ناحیه درین SOI-JLFET برای بهبود SS و کاهش جریان نشتی پیشنهاد شده است. ساختار پیشنهادشده "SOI-JLFET Aug" نامیده میشود. انتخاب بهینه برای تابع کار گیت کمکی و طول آن، سبب بهبود هر دو پارامتر شیب زیرآستانه و نسبت جریان روشنی به جریان خاموشی نسبت به ساختار اصلی، Regular SOI-JLFET شده است. نتایج شبیهسازی نشان میدهد ساختار SOI-JLFET Aug با طول کانال nm 20، mV/dec 71 ~ SS و نسبت 1013 ~ ION/IOFF دارد. SS و نسبت ION/IOFF ساختار SOI-JLFET Aug نسبت به ساختار Regular SOI-JLFET با ابعاد مشابه، به ترتیب 14% و سه دهه بزرگی بهبود یافتهاند. افزاره SOI-JLFET Aug میتواند کاندید مناسبی برای کاربردهای دیجیتال باشد.
Manuscript profile
Rimag
Rimag is an integrated platform to accomplish all scientific journal requirements such as submission, evaluation, reviewing, editing, DOI assignment and publishing in the web.