یکی از چالشها و محدودیتهای مهم در طراحی مدارهای پرتراکم، اتلاف توان ناشی از ترانزیستورهای این مدارها است. منطق برگشتپذیر یکی از رویکردهای نوین در کاهش اتلاف توان مدارهای دیجیتال در حوزه محاسبات کوانتومی است. در این مقاله طرحی بهبودیافته از یک مدار موازی ضربکننده علا چکیده کامل
یکی از چالشها و محدودیتهای مهم در طراحی مدارهای پرتراکم، اتلاف توان ناشی از ترانزیستورهای این مدارها است. منطق برگشتپذیر یکی از رویکردهای نوین در کاهش اتلاف توان مدارهای دیجیتال در حوزه محاسبات کوانتومی است. در این مقاله طرحی بهبودیافته از یک مدار موازی ضربکننده علامتدار 5بیتی با ویژگی حفظ توازن ارائه میشود. مدارهای برگشتپذیر با قابلیت حفظ توازن یک ویژگی مهم برای پیادهسازی سیستمهای تحملپذیر اشکال در حوزه فناوری نانو است. برای طراحی ضربکننده پیشنهادی، یک بلوک 5×5 برگشتپذیر به نام HBF برای طراحی یک جمعکننده کامل برگشتپذیر با هزینه کوانتومی مناسب و یک دروازه 4×4 برگشتپذیر به نام HBL ارائه شدهاند. ساختار مدار ضربکننده از دو بخش تولید حاصلضربهای جزئی (PPG) و عملوندهای چندگانه افزوده (MOA) تشکیل شده است. این ساختار مبتنی بر الگوریتمهای Baugh-Wooley و درخت والاس بوده که منجر به بهبود سرعت عملیات در ضربکننده 5بیتی باینری برای اعداد علامتدار میشود. مدارهای پیشنهادی بر مبنای معیارهای ارزیابی مهمی همچون هزینه کوانتومی، خروجیهای بیاهمیت و ورودیهای ثابت، بهینهسازی شده و با مدارهای موجود مقایسه میشوند. هدف اصلی، کاهش هزینه کوانتومی، تعداد ورودیهای ثابت و خروجیهای بیاهمیت در طراحی مدار ضربکننده پیشنهادی است. نتایج ارزیابی و مقایسه نهایی نشان میدهد که ضربکننده 5×5 پیشنهادی در این پژوهش، 26% در هزینه کوانتومی، 9% در خروجیهای بیاهمیت و 9% در ورودیهای ثابت نسبت به بهترین طرحهای موجود، بهبود یافته است.
پرونده مقاله
رایمگ
سامانه رایمگ تمامی فرآیندهای دریافت، ارزیابی و داوری، ویراستاری، صفحهآرایی و انتشار الکترونیکی نشریات علمی را به انجام میرساند