فهرست مقالات عليرضا صابرکاري


  • مقاله

    1 - رگولاتور ولتاژ با افت کم CMOS بدون خازن بیرونی و با مسیر سریع جاسازی‌شده در تقویت‌کننده خطا
    فصلنامه مهندسی برق و مهندسی کامپيوتر ايران , شماره 35 , سال 11 , پاییز 1392
    در این مقاله یک رگولاتور ولتاژ با افت کم (LDO) بدون نیاز به خازن بیرونی ارائه شده که در آن به منظور صرفه‌جویی در مصرف توان، ایجاد مسیر سریع برای ارتقای عملکرد دینامیکی در برابر تغییرات گذرای بار و ایجاد فاصله بین قطب‌های مدار یک ضرب‌کننده خازنی بر پایه تقویت‌کننده جریان چکیده کامل
    در این مقاله یک رگولاتور ولتاژ با افت کم (LDO) بدون نیاز به خازن بیرونی ارائه شده که در آن به منظور صرفه‌جویی در مصرف توان، ایجاد مسیر سریع برای ارتقای عملکرد دینامیکی در برابر تغییرات گذرای بار و ایجاد فاصله بین قطب‌های مدار یک ضرب‌کننده خازنی بر پایه تقویت‌کننده جریان در داخل تقویت‌کننده خطا جاسازی شده است. رگولاتور LDO پیشنهادی در تکنولوژی µm 35/0 CMOS برای ایجاد ولتاژ خروجی V 8/1 به ازای افت ولتاژ mV 200 طراحی شده و قابلیت جریان‌دهی به محدوده وسیعی از بار بین 0 تا mA 100 را به ازای جریان خاموشی µA 22 دارد. برای انجام یک مقایسه منصفانه، تعدادی از LDOهای گزارش‌شده قبلی نیز توسط HSPICE و با به کارگیری مقادیر گزارش‌شده در خود مراجع شبیه‌سازی شده‌اند. نتایج شبیه‌سازی و مقایسه بر پایه عدد شایستگی (FOM) نشان‌دهنده بهبود مشخصات LDO پیشنهادی است. پرونده مقاله

  • مقاله

    2 - تنظیم‌کننده ولتاژ با افت کم CMOS با کنترل تطبیقی ترانزیستور عبوری
    فصلنامه مهندسی برق و مهندسی کامپيوتر ايران , شماره 43 , سال 13 , پاییز 1394
    در این مقاله یک تنظیم‌کننده ولتاژ با افت کم (LDO) با قابلیت کار هم با خازن درون‌تراشه‌ای و هم برون‌تراشه‌ای و با جریان خاموشی پایین معرفی شده كه در آن با توجه به میزان جریان بار، اندازه ترانزیستور عبوری به صورت تطبیقی کنترل می‌شود. ترانزیستور عبوری در ساختار مدار پیشنها چکیده کامل
    در این مقاله یک تنظیم‌کننده ولتاژ با افت کم (LDO) با قابلیت کار هم با خازن درون‌تراشه‌ای و هم برون‌تراشه‌ای و با جریان خاموشی پایین معرفی شده كه در آن با توجه به میزان جریان بار، اندازه ترانزیستور عبوری به صورت تطبیقی کنترل می‌شود. ترانزیستور عبوری در ساختار مدار پیشنهادی به ازای جریان‌های بار پایین اندازه بسیار کوچک‌تری نسبت به جریان‌های بار زیاد داشته و تنظیم‌کننده بین دو ساختار دوطبقه در جریان بار کم، و سه‌طبقه در جریان بار زیاد تغییر وضعیت می‌دهد. تنظیم‌کننده ولتاژ LDO پیشنهادی در تکنولوژی µm 35/0 CMOS برای ایجاد ولتاژ خروجی V 8/2 به ازای ولتاژ ورودی V 3 طراحی و شبیه‌سازی شده و قابلیت جریان‌دهی به بار در محدوده mA 0 تا mA 100 را به ازای خازن خروجی درون‌تراشه‌ای pF 100 دارد، در حالی که جریان خاموشی آن در شرایط بی‌باری فقط µA 5/7 است. بدون استفاده از تکنیک کنترل تطبیقی ترانزیستور عبوری، حداکثر میزان تغییرات ولتاژ خروجی به ازای تغییرات جریان بار از mA 0 تا mA 100 برابر mV 540 و مدت زمان گذار آن µs 11 بوده که با استفاده از تکنیک پیشنهادی این مقادیر به mV 280 و µs 5/6 کاهش می‌یابد. همچنین استفاده از ترانزیستور عبوری با اندازه کوچک در جریان‌های بار کم منجر به بهبود پایداری تنظیم‌کننده در مقایسه با ساختارهای متداول شده است. پرونده مقاله