کارایی شبکه‌های روی تراشه به طور گسترده‌ای به الگوریتم‌های مسیریابی به کار رفته در آنها وابسته است. در سالیان اخیر، الگوریتم‌های مسیریابی زیادی برای شبکه‌های روی تراشه دوبعدی و سه‌بعدی طراحی‌شده است. شبکه روی تراشه سه‌بعدی که برای افزایش کارایی شبکه روی تراشه دوبعدی معرفی گردیده، از ترکیب مفاهیم شبکه روی تراشه و مجتمع‌سازی سه‌بعدی به وجود آمده است. در این گونه مدارها عناصر نیمه‌هادی به روشی خاص به صورت پشته‌ای روی یکدیگر قرار می‌گیرند. به دلیل تأثیرات قابل توجهی که اشکال‌های لینک‌ها یا گره‌های شبکه روی تراشه بر عملکرد مدار می‌گذارند، الگوریتم‌های مسیریابی بایستی روش‌هایی را به کار گیرند تا از تأثیرات اشکال جلوگیری نمایند. این ویژگی خصوصاً در شبکه روی تراشه سه‌بعدی که احتمال رخداد اشکال در لینک‌های عمودی آن قابل توجه است، اهمیت بیشتری دارد. در این مقاله، یک روش جدید برای مسیریابی در شبکه روی تراشه سه‌بعدی به نام FT-ZXY معرفی می‌شود که بدون استفاده از کانال‌های مجازی و در نتیجه با سربار سخت‌افزاری ناچیز، قابلیت تحمل اشکال‌های منفرد در لینک‌های افقی و اشکال‌های چندگانه در لینک‌های عمودی را دارد. نتایج شبیه‌سازی نشان می‌دهد که الگوریتم مسیریابی پیشنهادی از نظر پارامترهای ارزیابی مانند تأخیر، قابلیت اطمینان، سربار سخت‌افزاری و توان مصرفی، عملکرد بهتری نسبت به الگوریتم‌های مطرح‌شده قبلی دارد. پرونده مقاله

عملیات ضرب یکی از مهم‌ترین محاسبات مورد استفاده در انواع پردازش‌های سیگنال خصوصاً صوت و تصویر محسوب می‌شود. با این حال، ضرب‌کننده‌ها به عنوان مدارهای دیجیتالی به خاطر وجود عوامل محیطی گوناگون مانند انواع نویزها مستعد تولید خروجی‌های نادرست هستند. در این مقاله، روشی جدید برای طراحی ضرب‌کننده ممیز- شناور 32بیتی ارائه می‌شود که می‌تواند با توجه به شرایط محیطی که در آن استفاده می‌شود، در دو مد کاری عادی یا تحمل‌پذیر اشکال عمل کند. در مد تحمل‌پذیر اشکال، با کاهش دقت محاسبات و قبول مقدار ناچیزی خطای محاسباتی در خروجی، بخشی از مدار اولیه آزاد شده و برای فراهم‌کردن محاسبات افزونه به منظور تشخیص یا تصحیح خطاهای ناشی از اشکال‌ها استفاده می‌شود. بدین روش، دو معماری ضرب‌کننده با قابلیت تشخیص یا تصحیح خطا پیشنهاد می‌شوند که در مد کاری تحمل‌پذیر اشکال، دارای قابلیت ‌اطمینان مناسبی در برابر انواع اشکال‌های دائمی و گذرا هستند. نتایج پیاده‌سازی نشان می‌دهد که در مد تحمل‌پذیر اشکال به جای 23 بیت مانتیس اولیه، حفظ 13 بیت برای دست‌یافتن به ضرب‌کننده با قابلیت تشخیص خطا و حفظ 11 بیت برای دست‌یافتن به ضرب‌کننده با قابلیت تصحیح خطا، با سربار مساحت و توان قابل قبول که از 12% تا 26% خواهد بود و همچنین حفظ دقت مورد نیاز برای اکثر کاربردها، مناسب است. پرونده مقاله

طراحی مسیر داده با مساحت و توان مصرفی کم و سرعت بالا برای سیستم‌های محاسباتی امروزی اهمیت بالایی دارد. جمع‌کننده‌ها یکی از اجزای اساسی مسیر داده سیستم‌های محاسباتی هستند که از میان آنها، جمع‌کننده مبتنی بر انتخاب رقم نقلی با داشتن سرعت مناسب، سربار مساحتی نیز به سیستم محاسباتی تحمیل می‌کند. یک عامل مؤثر بر سرعت این نوع جمع‌کننده نحوه گروه‌بندی آن با توجه به تأخیر اجزای آن است. در این مقاله، ابتدا با بهره‌گیری از یک مالتی‌پلکسر سریع و کوچک، تأخیر و مساحت مصرفی انواع معماری‌های موجود برای این نوع جمع‌کننده کاهش داده می‌شود. سپس با توجه به تجزیه و تحلیل تأخیر این جمع‌کننده و وابستگی آن به نوع مالتی‌پلکسر، یک گروه‌بندی جدید برای بهینه‌سازی تأخیر ارائه می‌گردد. نتایج پیاده‌سازی و آزمایش‌ها نشان می‌دهد اعمال گروه‌بندی و تغییرات پیشنهادی در انواع معماری‌های موجود برای جمع‌کننده مبتنی بر انتخاب رقم نقلی، منجر به کاهش مناسب تأخیر عملیات جمع نسبت به بهترین گروه‌بندی موجود می‌شود. به عنوان نمونه، مقدار کاهش تأخیر جمع‌کننده 32بیتی در معماری‌های بررسی‌شده بیش از 33 درصد است. علاوه بر این، میانگین کاهش در معیار حاصل‌ضرب توان مصرفی در تأخیر برای جمع‌کننده‌های مختلف 32 و 64بیتی استفاده‌کننده از گروه‌بندی پیشنهادی نسبت به بهترین گروه‌بندی موجود، به ترتیب برابر با 45 و 35 درصد بوده است. پرونده مقاله