-
مقاله
1 - طراحی پردازنده مبتنی بر FPGA برای الگوریتمهای رمزنگاری سری SHA-2فصلنامه فناوری اطلاعات و ارتباطات ایران , شماره 37 , سال 10 , پاییز-زمستان 1397الگوریتمهای درهمساز ایمن، نوعی از الگوریتمهای رمزنگاری هستند که اهمیت آنها در جامعه امروزی با بروز کاربردهایی مانند استفاده از ابزارهای دیجیتالی شخصی در راستای حفظ محرمانگی پررنگترشدهاند. از طرفی با پیشرفت تکنولوژی، لزوم پیادهسازی این الگوریتمها روی بسترهای انعط چکیده کاملالگوریتمهای درهمساز ایمن، نوعی از الگوریتمهای رمزنگاری هستند که اهمیت آنها در جامعه امروزی با بروز کاربردهایی مانند استفاده از ابزارهای دیجیتالی شخصی در راستای حفظ محرمانگی پررنگترشدهاند. از طرفی با پیشرفت تکنولوژی، لزوم پیادهسازی این الگوریتمها روی بسترهای انعطافپذیر، میتواند چالشبرانگیز باشد. کاهش مساحت و افزایش سرعت اجرای عملیات، چالشهای اساسی برای طراحی و پیادهسازی این دسته از الگوریتمها هستند. در این مقاله یک معماری جدید برای پردازنده مبتنی بر FPGA برای الگوریتمهای رمزنگاری سری SHA-2 پیشنهادشده است. در پردازنده پیشنهادی استفاده از واحدهای حافظه و مسیر داده چندپورته و به دنبال آن عملکرد موازی پردازنده باعث کاهش بکارگیری منابع و افزایش سرعت پردازش دادهها شده است. معماری پردازنده برای الگوریتمهای رمزنگاری SHA-2 با زبان VHDL مدلسازی شده و پیادهسازی آن روی بستر FPGA در سریهای Virtex توسط نرمافزار ISE انجامشده است. نتایج پیادهسازی نشان میدهند که پردازنده متراکم پیشنهادی در مقایسه با کارهای پیشین با اهداف مشابه، توانسته با %25 افزایش فرکانس کاری برای الگوریتم رمزنگاری SHA-256 و اشغال %55 مساحت کمتر برای الگوریتم رمزنگاری SHA-512 حد مطلوبی از توان عملیاتی و کارایی را نیز حفظ نماید. پردازنده پیشنهادی برای کاربردهایی مانند بسترهای سیار مورد اعتماد (TMP)، واحد پول دیجیتال (Bitcoin) و مسیریابی ایمن در شبکه روی تراشه (NoC) مناسب است. پرونده مقاله -
مقاله
2 - Ant Colony Scheduling for Network On ChipJournal of Information Systems and Telecommunication (JIST) , شماره 2 , سال 3 , بهار 2015The operation scheduling problem in network on chip is NP-hard; therefore effective heuristic methods are needful to provide modal solutions. This paper introduces ant colony scheduling, a simple and effective method to increase allocator matching efficiency and hence n چکیده کاملThe operation scheduling problem in network on chip is NP-hard; therefore effective heuristic methods are needful to provide modal solutions. This paper introduces ant colony scheduling, a simple and effective method to increase allocator matching efficiency and hence network performance, particularly suited to networks with complex topology and asymmetric traffic patterns. Proposed algorithm has been studied in torus and flattened-butterfly topologies with multiple types of traffic pattern. Evaluation results show that this algorithm in many causes has showed positive effects on reducing network delays and increased chip performance in comparison with other algorithms. پرونده مقاله