تحلیل غیر خطی جیتر انتقالی در حلقه قفل فاز پمپ بار با استفاده از بسط سری ولترا
الموضوعات :
هادی ده بوید
1
(دانشگاه آزاد اسلامی واحد اراک)
حبیب‌الله آدرنگ
2
(دانشگاه آزاد اسلامی واحد نور)
محمدباقر توکلی
3
(دانشگاه آزاد اسلامی واحد اراک)
الکلمات المفتاحية: آشکارساز فازحلقه قفل فاز (PLL)جیتر انتقالیسری ولترانوسان‌ساز کنترل‌شده با ولتاژ (VCO),
ملخص المقالة :
حلقه‌های قفل فاز پمپ بار (CPPLL) به دلیل رفتار غیر خطی ایجادشده توسط پمپ بار، سیستم‌هایی غیر خطی‌اند. در یک پمپ بار ایده‌آل، جریان اعمالی ثابت است اما در عمل به علت اثرات غیر ایده‌آل ترانزیستور، ثابت نیست. در این مقاله با در نظر گرفتن اثر مدولاسیون طول کانال ترانزیستور بر جریان پمپ بار، معادله دیفرانسیل غیر خطی سیستم به دست می‌آید و نشان میدهد حلقه قفل فاز یک سیستم غیر خطی حافظه‌دار است و بسط سری ولترا را می‌توان برای تحلیل آن استفاده نمود. در نتیجه روشی جهت تخمین جیتر انتقالی با فیلتر حلقه مرتبه دوم پیشنهاد می‌شود. جهت بررسی اعتبار نتایج تحلیل، شبیه‌سازی رفتاری جهت بررسی مشخصات جیتر انتقالی استفاده شده و همچنین اثر پارامترهای مختلف حلقه نیز بررسی گردیده است. نتایج نهایی، تطبیق مناسب بین روابط تحلیلی و نتایج شبیه‌سازی را نشان میدهد.
[1] N. Da Dalt, "Markov chains-based derivation of the phase detector gain in bang-bang PLLs," IEEE Trans. Circuits and Syst. II, Exp. Briefs, vol. 53, no. 11, pp. 1195-1199, Nov. 2006.
[2] B. Chun and M. P. Kennedy, "Statistical properties of first-order bang-bang PLL with nonzero loop delay," IEEE Trans. Circuits and Syst. II, Exp. Briefs, vol. 55, no. 10, pp. 1016-1020, Oct. 2008.
[3] S. Tertinek, J. P. Gleeson, and O. Feely, "Statistical analysis of first-order bang-bang phase-locked loops using sign-dependent random walk theory," IEEE Trans. Circuits Syst. I, Reg. Papers, vol. 57, no. 9, pp. 2367-2380, Sep. 2010.
[4] A. Ebrahimi, H. Miar Naimi, and H. Adrang, "Remarks on transient amplitude analysis of MOS cross-coupled oscillators," IEICE Trans. Electron, -C, vol. 94, no. 2, pp. 231-239, 2011.
[5] A. Carlosena and A. M. Lazaro, "Design of high-order phase lock loops," IEEE Trans. on Circuits and Systems-II, Express Briefs, vol. 54, no. 1, pp. 9-13, Jan. 2007.
[6] A. Carlosena, M. Ugarte, and A. J. Lopez-Martin, "Loop filter approximation for PLLs," in Proc. 51st Midwest Symp. on Circuits and Systems, MWSCAS'08, pp. 21-24, Knoxville, TN, USA, 10-13 Aug. 2008.
[7] R. Nonis, N. Da Dalt, P. Palestri, and L. Selmi, "Modeling, design and characterization of a new low-jitter analog dual tuning LC-VCO PLL architecture," IEEE J. on Solid-State Circuits, vol. 40, no. 6, pp. 1303-1309, Jun. 2005.
[8] H. Adrang and H. Miar-Naimi, "Modeling of jitter in bang-bang CDR with fourier series analysis," IEEE Trans. on Circuits and Systems-I: Regular Papers, vol. 60, no. 1, pp. 3-10, Jan. 2013.
[9] M. Gholami and G. Ardeshir, "Jitter of delay-locked loops due to PFD," IEEE Trans. on Very Large Scale Integration (VLSI) Systems, vol. 22, no. 10, pp. 2176-2180, Oct. 2014.
[10] P. Paliwal, M. Sattineni, and S. Gupta, "Tradeoffs between settling time and jitter in phase locked loops," IEEE 56th Int.Midwest Symp. on Circuits and Systems, MWSCAS’13, pp. 746-749, Columbus, OH, USA, 4-7 Aug. 2013.
[11] L. D. Tommasi, D. Gorissen, J. Croon, and T. Dhaene, "Surrogate modeling of RF circuit blocks," In: Fitt A., Norbury J., Ockendon H., Wilson E. (eds), Progress in Industrial Mathematics at ECMI 2008. Mathematics in Industry, vol 15. Springer, Berlin, Heidelberg.
[12] L. D. Tommasi, D. Gorissen, J. Croon, and T. Dhaene, "Surrogate modeling of low noise amplifiers based on transistor level simulations," In: Roos J., Costa L. (eds), Scientific Computing in Electrical Engineering SCEE 2008. Mathematics in Industry, vol 14. Springer, Berlin, Heidelberg.
[13] J. C. Nunez-Perez, et al., "Flexible test bed for the behavioural modelling of power amplifiers," The International J. for Computation and Mathematics in Electrical and Electronic Engineering, vol. 33, no. 1-2, pp. 355-375, Jan. 2013.
[14] M. Mollaalipour and H. Miar Naimi, "Volterra series analysis of down-conversion CMOS mixer with high IIP2 and IIP3," in Proc. Int. Conf. on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design, SMACD’12, pp. 201-204, Seville, Spain, 19-21 Sept. 2012.
[15] J. M. Nichols, "Frequency distortion of second- and third-order phase-locked loop systems using a volterra-series approximation," IEEE Trans. on Circuits and Systems-I: Regular Papers, vol. 56, no. 2, pp. 453-459, Feb. 2009.
[16] K. Worden and G. R. Tomlinson, Nonlinearity in Structural Dynamics, Bristol, U.K.: Inst. Phys. Publ., 2001.
[17] P. Wambacq and W. Sansen, Distortion Analysis of Analog Integrated Circuits, Dordrecht, Tthe Netherlands: Kluwer, 1998.
