طراحي يک مدولاتور تک‌حلقه سيگما- دلتاي مرتبه 5 با پهناي باند نايکوئيست 12 مگاهرتز و دقت 15 بيت
الموضوعات :
مهدی تقی‌زاده
1
(دانشگاه تربیت مدرس)
عبدالرضا نبوي
2
(دانشگاه تربيت مدرس)
الکلمات المفتاحية: اعوجاج پايين تابع تبديل نويز فيلتر IIR مدولاتور سيگما- دلتا,
ملخص المقالة :
در اين مقاله يک مدولاتور سيگما- دلتاي تک‌حلقه مرتبه 5 با ساختار اعوجاج پايين ارائه مي‌شود. ساختار فوق که هم‌زمان از انتگرال‌گير و فيلتر IIR مرتبه 2 استفاده مي‌نمايد نسبت به ساختارهاي مشابه تعداد مسيرهاي پيش‌خور کمتري دارد که در نتيجه تعداد ضرايب مدولاتور کاهش يافته و حساسيت آن نسبت به عدم تطابق ضرايب کمتر مي‌شود. براي کاهش توان مدولاتور، فيلتر IIR مرتبه 2 با استفاده از يک تقويت‌کننده عملياتي پياده‌سازي و از يک جمع‌کننده سوئيچ- خازني براي تحقق جمع‌کننده ورودي قبل از کوانتايزر استفاده شده است. نتايج شبيه‌سازي نشان مي‌دهد که اين ساختار با ولتاژ تغذيه 2/1 ولت در تکنولوژي 13/0 ميکرومترCMOS ، مي‌تواند دقت 15 بيت و پهناي باند سيگنال ورودي 6 مگاهرتز به‌دست آورد. توان مصرفي مدولاتور فوق برابر 53 ميلي‌وات است. با مقايسه عملکرد ساختار ارائه‌شده با ساختارهاي مشابه، مشخص مي‌شود که طراحي فوق از پهناي باند و دقت بالاتري در ازاي اندک افزايش توان مصرفي برخوردار است.
[1] R. Schreier and G. C. Temes, Understanding Delta - Sigma Data Converters, Wiley/IEEE Press, 2005.
[2] M. Safi-Harb and G. W. Roberts, "Low power delta-sigma modulator for ADSL applications in a low-voltage CMOS technology," IEEE Trans. on Circuits System I, vol. 52, no. 10, pp. 2075-2089, Oct. 2005.
[3] R. Jiang and T. Fiez, "A 14bit delta-sigma ADC with 8x OSR and 4 MHz conversion bandwidth in a 0.18um CMOS process," IEEE J. Solid-State Circuits, vol. 39, no. 1, pp. 63-74, Jan. 2004.
[4] M. Yavari, O. Shoaei, and A. Rodriguez-Vazquez, "Double-sampling single-loop sigma delta modulator topologies for broad-and applications," IEEE Trans., vol. 53, no. 4, pp. 314-318, Apr. 2006.
[5] K. Nam, S. Lee, D. Su, and A. Wooley, "A low-voltage low-power sigma - delta modulator for broadband analog - to - digital conversion," IEEE J. Solid-State Circuits, vol. 40, no. 9, pp. 1855-1864, Sep. 2005.
[6] J. Silva, U. Moon, J. Steensgaard, and G. Temes, "Wideband low distortion delta - sigma ADC topology," Electronics Letters, vol. 37, no. 12, pp. 737-738, Jun. 2001.
[7] S. Brigati, F. Francesconi, P. Malcovati, D. Tonietto, A. Baschirotto, and F. Maloberti, "Modeling sigma-delta modulator non idealities in SIMULINK," in Proc. IEEE Int. Symp. on Circuits and Systems, ISCAS'99, vol. 2, pp. 384-387, Orlando, US, 30 May-2 Jun. 1999.
[8] G. Suarez, M. Jimenez, and F. O. Fernandez, "Behavioral modeling methods for switched - capacitor ΣΔ modulators," IEEE Trans. on Circuits and Systems I, vol. 54, no. 6, pp. 1236-1244, Jun. 2007.
[9] A. Safarian, F. Sahandi, and S. Atarodi, "A new low-power delta-sigma modulator with the reduced number of op-amps for speech band applications," in Proc. IEEE Int. Symp. on Circuits and Systems, ISCAS'03 vol. 1, pp. 1033-1036, Bangkok, Thailand, 25-28 May 2003.
[10] P. Balmelli and Q. Huang, "A 25-MS/s 14-b 200-mW sigma delta modulator in 0.18um CMOS," IEEE J. of Solid - State Circuits, vol. 39, no. 12, pp. 2161-2170, Dec. 2004.
[11] M. Yavari and O. Shoaei, "Hybrid cascade compensation for two-stage CMOS opamps," IEICE Trans. on Electronics, vol. 88, no. 3, pp. 1161-1165, Jun. 2005.
[12] S. Rabii and B. A. Wooley, The Design of Low - Voltage, Low - Power Sigma-Delta Modulators, Kluwer Academic Publisher, Boston, 1999.
[13] M. Taghizadeh, A. Nabavi, and D. Mahmoodi, "A 15 bits 12 MS/s 5th-order sigma-delta modulator for communication applications," in Proc. Int. Conf. on Microelectronics, ICM2008, pp. 408-411, Sharjah, UAE, Dec. 2008.
