طراحی پردازنده مبتنی بر FPGA برای الگوریتم‌های رمزنگاری سری SHA-2
الموضوعات :
ندا صدق اهرابی
1
,
محمد علی جبرئیل جمالی
2
1 - گروه مهندسی برق، دانشكده فنی مهندسی، واحد تبریز، دانشگاه آزاد اسلامی، تبریز
2 - هیات علمی
الکلمات المفتاحية: الگوریتم‌های درهم‌ساز ایمن, الگوریتم‌های رمزنگاری سری SHA-2, پردازنده, VHDL , FPGA,
ملخص المقالة :
الگوریتم‌های درهم‌ساز ایمن، نوعی از الگوریتم‌های رمزنگاری هستند که اهمیت آن‌ها در جامعه امروزی با بروز کاربردهایی مانند استفاده از ابزارهای دیجیتالی شخصی در راستای حفظ محرمانگی پررنگ‌ترشده‌اند. از طرفی با پیشرفت تکنولوژی، لزوم پیاده‌سازی این الگوریتم‌ها روی بسترهای انعطاف‌پذیر، می‌تواند چالش‌برانگیز باشد. کاهش مساحت و افزایش سرعت اجرای عملیات، چالش‌های اساسی برای طراحی و پیاده‌سازی این دسته از الگوریتم‌ها هستند. در این مقاله یک معماری جدید برای پردازنده مبتنی بر FPGA برای الگوریتم‌های رمزنگاری سری SHA-2 پیشنهادشده است. در پردازنده پیشنهادی استفاده از واحدهای حافظه و مسیر داده چندپورته و به دنبال آن عملکرد موازی پردازنده باعث کاهش بکارگیری منابع و افزایش سرعت پردازش داده‌ها شده است. معماری پردازنده برای الگوریتم‌های رمزنگاری SHA-2 با زبان VHDL مدل‌سازی شده و پیاده‌سازی آن روی بستر FPGA در سری‌های Virtex توسط نرم‌افزار ISE انجام‌شده است. نتایج پیاده‌سازی نشان می‌دهند که پردازنده متراکم پیشنهادی در مقایسه با کارهای پیشین با اهداف مشابه، توانسته با %25 افزایش فرکانس کاری برای الگوریتم رمزنگاری SHA-256 و اشغال %55 مساحت کمتر برای الگوریتم رمزنگاری SHA-512 حد مطلوبی از توان عملیاتی و کارایی را نیز حفظ نماید. پردازنده پیشنهادی برای کاربردهایی مانند بسترهای سیار مورد اعتماد (TMP)، واحد پول دیجیتال (Bitcoin) و مسیریابی ایمن در شبکه روی تراشه (NoC) مناسب است.
1. ذاکر حسینی ، ملکیان،. امنیت داده‌ها، ویراسته 1. باباخانی، ویرایش دوم، تهران، موسسه علمی-فرهنگی نص، 1387.
2.E. Kurniawan & I. Riadi, “Security Level analysis Of academic information systems based on standard ISO 27002:2003 using SSE-CMM’’,vol. 16,no. 1, pp. 139-147,2018.
3.I. Riadi, E. I. Aristianto & A. Dahlan, “An Analysis of Vulnerability Web Against Attack Unrestricted Image File Upload’’, Comput. Eng. Appl., vol. 5, no.1, PP. 19-28,2016.
4.H. Kim, M. Lee, D. K. Kim, S. K. Chung&K. Chung, “Design and implementation of crypto co-processor and its application to security systems”, BerlinHeidelberg: Springer, Computational Intelligence and Security. Lecture Notes in Computer Science, vol. 3802, PP. 1104–9, 2005.
5.S. Reddy, R. Sakthivel&P. Praneet, “VLSI implementation of AES crypto processor for high throughput,” In: (IJAEST) International Journal of Advanced Engineering Sciences and Technologies, vol. 6, PP. 2–6, 2011.
6. دری، قیاسیان، سعیدی،. «طراحی و پیاده‌سازی رمزنگار AES در بستر FPGA برای خطوط پرسرعت»، مجله مهندسی برق دانشگاه تبریز، جلد 46، شماره 1، بهار 1395.
7.R. Glabb, L. Imbert, G. Jullien, A. Tisserand and N. Veyrat-Charvillon, “ Multi-mode operator for SHA-2 hash functions”,JSystArchit 53(2-3):127-38, 2007.
8.N. Sklavos& O. Koufopavlou, “On the hardware implementations of the SHA-2 (256,384,512) hash functions”, In Proceeding of the 2003 International Symposium on Circuits and Systems, ISCAS’03.vol.5;2003.p.V-153-V-156, 2003.
9.K. Ting, S. Yuen,K.Lee and P. Leong, “An FPGA based SHA -256 processor”, In: Glesner M, Zipf P, Renovell M, editors. Field-Programmable Logic and Applications: Reconfigurable Computing is Going Mainstream, Lecture notes in Computer Science, vol. 2438. Berlin/Heidelberg: Springer, p. 449–71, 2002.
10.http:// www.en.wikipedia.org/wiki/securehashalgorithm.
11.U.S. Department of Commerce National Technical Information Service,FIPS180-2–Secure Hash Standard,http://www.csrc.nist.gov/publications/fips/fips180-2/fips180-2, 2002.
12.N. Sklavosand & O.KouFOPAVLOU, “Implementation of the SHA-2 hash family standard using FPGAs”, Springer Science+Business Media, Inc. Manufactured in the Netherlands, The Journal of supercomputing, vol. 31, pp. 227-248, 2005.
13.A. Regenscheid, R. Perlner, S. Chang, J. Kelsey,M. NandiandandS. Paul, Status Report on the First Round of the SHA-3 Cryptographic Hash Complete Competition, NIST, 2009.
14.E. Andreeva,B. Menninkand and B. Preneel, “Security reductions of the second round SHA_3 candidates,” In: Proceedings of the 13thInternational Conference on Information Security, ISC’10. Berlin, Heidelberg: Springer-Verlag, PP. 39–53, 2011.
15.P. Kotewar, R. Mandavganeand & D. Khatri, “Review on area optimization and simulation of SHA-3,”Journal of Emerging Technologies and Innovative Research (JETIR), PP.290-292, 2014.
16.F. Crowe, A. Daly, T. Kerins and W.Marnane, “Single-chip FPGA implementation of acryptographic co-processor”, In: Proceedings: IEEE International Conference on Field-Programmable Technology(IEEE Cat. No.04EX921), PP. 279–285,2005.
17.R. Lien, T. Grembowski and K. Gaj,A1Gbit/s Partially Unrolled Architecture of Hash Function SHA-1 & SHA-512, In: Topics in Cryptography a CT-RSA, pp.1995-1999, 2004.
18.A.P. Kakarountas,H. Michail,A. Milidonis, C.E. Goutis &G. Theodoridis, “High-speed FPGA implementation of secure hash algorithm for IPSec and VPN applications”, Journal of Supercomputing, vol. 37, PP.179-195, 2006.
19.Y. Yang, F. Chen, Z. Sun, S. Wang, J. Li, J. Chen &Z. Ming, “Secure and efficient parallel hash function construction and its application on cloud audit”, Soft Computing, vol. 23, pp. 8907-8925, 2019.
20.Y. K. Lee, H. Chan and I. Verbauwhede,“Iteration bound analysis and throughput optimum architecture of SHA-256(384,512) for hardware implementations”, In:Proceedings of the 8th International Conference on Information Security Applications, vol 256, PP.102–114, 2007.
21.M. Kim,J. Ryouand &S. Jun, “Efficient hardware architecture of SHA-256 algorithm for trusted mobile computing,” Information Security &Cryptology, Lecture Notes in Computer Science, Berlin Heidelberg: Springer, vol.5487, p. 240–52, 2009.
22.R. Chaves, G. Kuzmanor, L. Sousaand & S. Vassiliadis, “Cost efficient SHA hardware accelerators”, IEEE Transaction on Very Large Scale Integration Systems, Vol.16,NO.8, PP.999-1008, 2008.
23.G. Feng, P. Jainand & K. Choi, “Ultra-low power and high speed design and implementation of AES and SHA1 hardware cores in 65 nanometer CMOS technology”, In Electro/Information Technology,IEEE International Conference, PP.405-410, 2009.
24.M. Sumagita&I. Riadi, “Analysis of Secure Hash Algorithm (SHA) 512 for Encryption Process on Web Based Application”, IJCSIS Int. J. Dig. Foren. Cyb. Secur., vol. 7, no. 4, pp. 373-381, 2018.
25.M.I.Mazdadi, I. Riadi&A. Luthfi, “Live Forensics on RouterOS API Services to Investigate Network Attacks”, Int. J. Comput. Sci. Inf. Secur., Vol. 15, no. 2, pp.406-410, 2017.
26.W. Stallings, Cryptography and Network Security Principles and Practice, Fifth Edition, Pearson Education, Inc., Publishing as Prentice Hall, 2011.
27.A.L. Barkatullah& T. GailaniCelebi, Design and FPGA Implementation of Hash Processor, Master of Science thesis, Middle East Technical University, 2007.
28.R. Garcia, I. Algredo-Badillo, M.,Morales-Sandoval, C.Feregrino-Uribeand and R. Cumplido, “A compact FPGA-based processor for the secure hash algorithm SHA-256”,Elsevier, Computers and Electrical Engineering, vol. 40, pp. 194-202, 2014.
29.H. E. Michail, G.S.Athanasiou,G. Theodoridisand & C. E. Goutis, “On the development of high-throuput and area-efficient multi-mode cryptographic hash designs in FPGA”, Elsevier,Integration,The VLSI Journal, vol. 47, pp.387-407, 2014.
30.X. Cao,L.Luand & M. O’Neill, “A compact SHA-256 architecture for RFID tag,”,In: Proceedings of the 22nd IET irishSignals and Systems Conference, ISSC, Trinity CollegeDublin, 2011.
31.M. Kim, D. Lee and J. Ryou, “Compact and Unified Hardware Architecture for SHA-1 and SHA-256 of Trusted Mobile Computing”, PersUbiquitComput 2012:1–12,http://www.dx.doi.org/10.1007/s00779-012-0543.
32.C. Jeong& Y. Kim, “Implementation of efficient SHA-256 hash algorithm forsecure vehicle communication using FPGA”, IEEE, ISOCC2014, PP. 224-226,2014.
33.H. Michail,“On the exploitation of a high-throughput SHA-256 FPGA design for HMAC, ”ACM Trans on Reconfigurable Tech. and Sys.,vol. 5 no. 1,pp. 1- 28, 2012.
34.M.Zeghid, B. Bouallegue, A. Baganne, M. Machhoutand &R. Tourki,“A reconfigurable implementation of the new secure hash algorithm”,Proc Second Int. Conf. Availability, Reliability and Security, (ARES2007), 10–13 April 2007.
35.P. Zawleski, M. Lukowiakand &S. Radziszowsk, Case Study on FPGA Performance of Parallel Hash Function,PrzegladElectrotechniczny/ElectricalReview, PP. 151-155,2010.
36.H. Technology, Efficient Tiny Hash Core Family for Xilinx FPGA Datasheet, Helion Technology Limited, 2010.
37.I. Algredo-Badillo,M. Morales-Sandoval, C. Feregrino-Uribe and R. Cumplido,“Throughput and efficiency analysis of unrolled hardware architectures for the SHA-512 hash algorithm”,IEEE Computer Society Annual Symposium on VLSI, PP. 63- 68, 2012.
38.G. Athanasiou, H. Michail, G. Theodoridis and C. Goutis,“Optimising the SHA-512 cryptographic hash function on FPGAs”, Published in IET Computers & DigitalTechniques, PP.70-83,2013.
