

# اینورتر منبع امیدانسی فعال جدید با هدف کاهش تنش ولتاژ دو سرکلیدها

ویدا رنجبری زاد و ابراهیم بابائی

به منظور رفع مشکلات ذکر شده، یک اینورتر جدید به نام اینورتر منبع امیدانسی<sup>۲</sup> (ZSI) در [۴] ارائه شده است. این اینورتر شامل یک شبکه امیدانسی می‌باشد که از دو خازن و دو سلف تشکیل شده است. ساختار ZSI بهره ولتاژ را افزایش می‌دهد و محدودیت اتصال کوتاه در VSI را نیز رفع می‌کند. علاوه بر مزایای ZSI، این ساختار جریان ورودی ناپیوسته‌ای دارد. برای غلبه بر این مشکل، ساختار دیگری به نام اینورتر شبه منبع امیدانسی<sup>۳</sup> (QZSI) در [۵] ارائه شده است که دارای جریان ورودی پیوسته می‌باشد. همچنین QZSI ولتاژ دو سر خازن‌ها را نیز کاهش داده است. با این حال، هر دو ساختار بهره ولتاژ یکسانی دارند. به منظور افزایش بهره ولتاژ، روش‌های متنوعی ارائه شده است.

یکی از روش‌های افزایش بهره ولتاژ، استفاده از سلول سلف کلیدزنی- شده می‌باشد. در این روش، یک یا هر دو سلف از ساختارهای شبکه امیدانسی مرسوم، با سلول سلف کلیدزنی‌شده جایگزین شده و افزایش بهره ولتاژ قابل قبولی را ارائه می‌دهند [۶] و [۷]. از معایب این روش می‌توان به افزایش تعداد المان‌های فعال<sup>۴</sup> و غیر فعال<sup>۵</sup> اشاره کرد که خود موجب افزایش اندازه، حجم و قیمت تمام شده ساختار می‌گردد. استفاده از سلف تزویج نیز می‌تواند بدون استفاده از تعداد المان‌های اضافی، بهره ولتاژ را به شکل قابل توجهی افزایش دهد ولی این روش به دلیل وجود جریان نشتی، باعث وجود اسپیک در ولتاژ خروجی می‌گردد [۸]. ساختارهای دیگری برگرفته از سلف تزویج و ترانسفورماتور ارائه شده است که با وجود افزایش قابل توجه بهره ولتاژ به میزان دلخواه و نسبت تبدیل متفاوت، جریان نشتی بالایی دارند [۹] تا [۱۱] اضافه کردن سلول خازن کلیدزنی شده نیز می‌تواند افزایش بهره ولتاژ را به همراه داشته باشد [۱۲] ولی این روش به دلیل استفاده از تعداد خازن بالا می‌تواند حجم ساختار را نیز افزایش دهد. در ادامه ساختارهایی برای افزایش قابل توجه بهره ولتاژ ارائه شده‌اند که از سلول سلف کلیدزنی‌شده و خازن کلیدزنی‌شده به طور همزمان در یک ساختار بهره برده‌اند. ولی این ساختارها نیز از تعداد المان‌های بالایی استفاده کرده‌اند که متعاقباً منجر به افزایش تنش ولتاژ در دو سر المان‌ها می‌شوند. این امر باعث افزایش حجم و اندازه نهایی ساختار می‌گردد [۱۳].

به منظور کاهش تنش ولتاژ دو سر المان‌ها و کاهش اندازه، توان تلف شده و قیمت تمام‌شده میدل، از یک کلید الکترونیک قدرت در سمت شبکه امیدانسی استفاده شده که این کلید هنگام اتصال کوتاه و مدار بازی کلیدهای بخش اینورتری، فرمان قطع و وصل گیت کلید را دریافت

چکیده: در این مقاله، یک اینورتر منبع امیدانسی فعال جدید با تنش ولتاژ پایین در دو سر المان‌ها و بهره ولتاژ مناسب پیشنهاد می‌شود. این ویژگی اینورتر پیشنهادی باعث کاهش سایز، حجم و قیمت تمام شده ساختار می‌گردد. اینورتر پیشنهاد شده از دو بخش منبع امیدانسی در سمت ورودی و پل H در سمت خروجی تشکیل شده که ولتاژ خروجی سه سطحی را ایجاد می‌کند. تجزیه و تحلیل حالت‌های کاری و روش کنترلی اعمال شده برای تولید پالس‌های گیت کلیدها ارائه شده و بهره ولتاژ ساختار پیشنهادی محاسبه می‌شود. علاوه بر این، اجزای فعال و غیرفعال (اکتیو و پسیو) ساختار پیشنهادی طراحی می‌گردد. در ادامه، تحلیل مقایسه‌ای از نقطه‌نظرهای بهره ولتاژ، تنش ولتاژ دو سر کلیدها، دیودها و همچنین مجموع ولتاژ خازن‌ها به همراه نمودار مقایسه‌ای مربوط به تعداد المان‌ها، ما بین ساختار پیشنهادی و چند ساختار امیدانسی مرسوم، فراهم گردیده است. در آخر، ساختار پیشنهادی در محیط PSCAD طراحی شده و نتایج آن به طور کامل تحلیل می‌شود که این نتایج عملکرد مناسب ساختار پیشنهادی و صحت معادلات به دست آمده را نشان می‌دهد.

کلیدواژه: اینورتر منبع امیدانسی فعال، اینورتر Z-source، بهره ولتاژ، تنش ولتاژ.

## ۱- مقدمه

امروزه میدل‌های الکترونیک قدرت در کاربردهای متنوعی از جمله منابع انرژی تجدیدپذیر، درایوهای صنعتی، خودروهای برقی و ... مورد استفاده قرار می‌گیرند [۱] تا [۳] که این امر نیاز امروز جامعه را به مطالعه گسترده میدل‌های الکترونیک قدرت نشان می‌دهد. یکی از انواع میدل‌های الکترونیک قدرت اینورترهای منبع ولتاژ<sup>۱</sup> (VSI) مرسوم می‌باشند که در گذشته مورد استفاده قرار می‌گرفتند. این اینورترها با وجود ساختار ساده و کنترل آسان، محدودیت‌هایی نیز داشتند. به عنوان مثال، اینورترهای VSI مرسوم ولتاژ خروجی را کاهش داده و روش‌های کنترلی این اینورترها به زمان مرده کلیدزنی نیاز داشتند تا قابلیت اطمینان عملکرد کلیدهای بخش اینورتری را افزایش دهند. بنابراین، برای افزایش بهره ولتاژ در VSI، یک میدل DC/DC مجزا اضافه می‌شد که این میدل اضافی، منجر به افزایش حجم، اندازه و هزینه کل سیستم شده بود.

این مقاله در تاریخ ۱۶ دی ماه ۱۴۰۳ دریافت و در تاریخ ۲۶ مرداد ماه ۱۴۰۴ بازنگری شد.

ویدا رنجبری زاد، دانشکده مهندسی برق و کامپیوتر، دانشگاه تبریز، تبریز، ایران، (email: vidaranjbarizad@tabrizu.ac.ir).

ابراهیم بابائی (نویسنده مسئول)، دانشکده مهندسی برق و کامپیوتر، دانشگاه تبریز، تبریز، ایران، (email: e-babaei@tabrizu.ac.ir).


1. Voltage Source Inverter

2. Z-source inverter

3. Quasi Z-source inverter

4. Active

5. Passive



شکل ۲: بلوک دیاگرام و شکل موج‌های مربوط به روش کنترلی اینورتر پیشنهادی.

به عهده دارد. به منظور داشتن سه سطح ولتاژ خروجی باید یک روش کنترلی مناسب به پل H اعمال شود.

با توجه به مدار قدرت اینورتر پیشنهادی، روش کنترلی اعمالی می‌بایست از اتصال کوتاهی سمت ورودی و مدار بازی سمت خروجی جلوگیری کند. در نتیجه، سه مدار برای اینورتر پل H خروجی به دست می‌آید. روش کنترل نشان داده شده در شکل ۲ برای ساختار پیشنهادی ارائه شده است. همان‌طور که در این شکل مشاهده می‌شود، به منظور تحلیل ساده‌تر مدهای کاری، فرکانس شکل موج حامل برابر با فرکانس شکل موج مرجع در نظر گرفته می‌شود ( $f_{car} = f_{ref}$ ).


با توجه به روش کنترلی ارائه شده در شکل ۲، اینورتر پیشنهادی شامل چهار مدار می‌باشد که دو مد آن حالت صفر (ST) و دو مد دیگر غیر حالت صفر (Non-ST) هستند. در مدار ST تمامی کلیدهای ساختار روشن هستند و در مدار Non-ST کلیدهای  $S_1$ ،  $S_2$ ،  $S_3$  و  $S_4$  با هم روشن می‌شوند. مدارهای معادل هر یک از مدهای کاری در شکل ۳ نشان داده شده است و محاسبات مربوطه در ادامه به تفصیل ارائه گردیده است. لازم به ذکر است که یکی از محدودیت‌های ساختار پیشنهادی، عملکرد آن برای بارهای اهمی خالص است. ساختار پیشنهادی برای بارهای سلفی قابل استفاده نیست.

### مدکاری اول ( $0 < t < 0.5D_{ST}T_s$ )

در این مدار، تمامی کلیدهای ساختار پیشنهادی روشن هستند که منجر به بایاس معکوس دیودها می‌گردند. مدار معادل ساختار پیشنهادی در این مدار در شکل ۳-الف نشان داده شده است. معادلات مربوط به این مدار با استفاده از KVL و KCL، به صورت زیر به دست می‌آیند:

$$\begin{cases} v_{L1} = V_{C2} \\ v_{L2} = V_{C1} \end{cases} \quad (1)$$

1. Shoot-Through
2. Non-Shoot-Through




شکل ۱: مدار قدرت اینورتر پیشنهادی.

می‌کند. عیب عمده این روش نیازمند بودن یک گیت کنترلی اضافی جهت هدایت کلید سمت شبکه امپدانس است [۱۴] تا [۲۴]. ساختار ارائه شده در [۱۴] از المان فعال بیشتر و غیر فعال کم‌تری در سمت شبکه امپدانس نسبت به ساختار ZSI مرسوم استفاده کرده است که منجر به کاهش اندازه و توان تلف شده ساختار می‌شود ولی بهره ولتاژ پایین‌تری نسبت به ساختار ZSI مرسوم در چرخه کاری یکسان دارد. ساختارهای فعال دیگری در ادامه ارائه شده‌اند که بهره ولتاژ را افزایش می‌دهند. ساختار ارائه شده در [۱۵] با هدف افزایش بهره ولتاژ و کاهش تنش ولتاژ دو سر المان‌ها طراحی شده است ولی تنش ولتاژ دو سر المان‌ها در این ساختار همچنان بالاست و فقط کاهش در دو سر ولتاژ یکی از خازن‌ها مشاهده می‌شود. ساختار [۱۶] با هدف کاهش تعداد المان‌ها و بهره ولتاژ بالا طراحی شده است ولی در این ساختار نیز تنش ولتاژ بالایی در دو سر المان‌ها مشاهده می‌شود. ساختار [۱۷] نیز با هدف افزایش بهره ولتاژ ارائه شده است. این ساختار از تعداد المان‌های بالاتری استفاده کرده و منجر به پیچیدگی ساختار آن نیز شده است. در این ساختار بهره ولتاژ افزایش قابل توجهی دارد ولی تعداد بالای المان‌ها و تنش ولتاژ بالای دو سر المان‌ها، بالاخص دیودها، باعث افزایش اندازه، حجم و قیمت تمام شده ساختار شده است. ساختاری که بتواند در کنار افزایش بهره ولتاژ، از تنش ولتاژ دو سر المان پایین‌تری برخوردار باشد بسیار حائز اهمیت است. برای رسیدن به این منظور در ساختار [۱۸] از سلول سلف کلیدزنی شده برای افزایش بهره ولتاژ در کنار یک کلید فعال برای کاهش تنش ولتاژ دو سر المان‌ها و افزایش بازده نهایی ساختار استفاده کرده است. در این ساختار بهره ولتاژ افزایش قابل توجهی پیدا کرده ولی مشاهده می‌شود که در کنار افزایش بهره ولتاژ، تعداد المان‌ها نیز افزایش یافته است.

در این مقاله، یک اینورتر منبع امپدانس با هدف بهره ولتاژ مطلوب و کاهش تعداد المان‌ها به همراه تنش ولتاژ پایین طراحی شده است. روش کنترلی مناسب برای این اینورتر و تعیین مدهای کاری مبدل پیشنهادی به همراه تحلیل هر مدار و به دست آوردن روابط مربوطه، به طور کامل انجام گرفته است. المان‌های فعال و غیر فعال ساختار پیشنهادی طراحی گردیده و در ادامه، ساختار پیشنهادی با چند ساختار مرسوم، با هدف تعیین مزایا و معایب ساختار پیشنهادی مقایسه شده است. در آخر، ساختار پیشنهادی در نرم‌افزار PSCAD شبیه‌سازی و نتایج آن به منظور تایید تحلیل مدهای کاری ارائه گردیده است.

## ۲- ساختار پیشنهادی

مدار قدرت اینورتر منبع امپدانس پیشنهادی در شکل ۱ نشان داده شده است. همان‌طور که در این شکل مشاهده می‌شود، سمت خروجی اینورتر، نوع پل H می‌باشد که شامل کلیدهای  $S_1$ ،  $S_2$ ،  $S_3$  و  $S_4$  است و ولتاژ سه سطحی خروجی را تولید می‌کند. سمت شبکه امپدانس نیز دارای یک منبع ولتاژ DC، دیودهای  $D_1$  و  $D_2$ ، کلید  $S$ ، خازن‌های  $C_1$  و  $C_2$  و دو سلف  $L_1$  و  $L_2$  می‌باشد که عملکرد افزایشده ولتاژ ورودی را



شکل ۴: نمودار تغییرات بهره ولتاژ خروجی نسبت به چرخه کاری بر اساس معادله ضریب افزایش بهره ولتاژ مبدل پیشنهادی.

نتیجه تمامی معادلات مربوط به مدار اول، در مدار سوم نیز صدق می‌کند.

**مدکاری چهارم (  $0.5(1 + D_{ST})T_s < t < T_s$  )**

در این مدار، کلیدهای  $S_1$  و  $S_2$  روشن و بقیه کلیدها خاموش می‌باشند. مدار معادل ساختار پیشنهادی در شکل ۳-ج نشان داده شده است. با توجه به این شکل، ولتاژ خروجی در پایین‌ترین مقدار خود قرار دارد. معادلات به دست آمده از این مدار به غیر از معادله ولتاژ خروجی همانند (۴) تا (۷) خواهد بود.

$$v_{dc, min} = -V_{o, max} = -V_{C\gamma} \quad (9)$$

**۱-۲ محاسبه بهره ولتاژ**

برای به دست آوردن بهره ولتاژ از قانون تعادل ولتاژ سلف استفاده می‌شود. با توجه به این قانون و در نظر گرفتن (۱) و (۴)، می‌توان نوشت:

$$\begin{cases} (V_{C\gamma})D_{ST} + (V_i - V_{C\gamma})(1 - D_{ST}) = 0 \\ (V_{C\gamma})D_{ST} + (V_{C\gamma} - V_{C\gamma})(1 - D_{ST}) = 0 \end{cases} \quad (10)$$


در نتیجه ولتاژ دو سر خازن‌های  $C_1$  و  $C_2$  به صورت زیر به دست می‌آیند:

$$\begin{cases} V_{C1} = (1 - D_{ST})V_{C\gamma} \\ V_{C2} = \frac{(1 - D_{ST})}{D_{ST} - 3D_{ST} + 1}V_i \end{cases} \quad (11)$$


شکل ۴ منحنی نمودار تغییرات بهره ولتاژ خروجی نسبت به چرخه کاری بر اساس معادله ضریب تبدیل بهره ولتاژ مبدل پیشنهادی را نشان می‌دهد. با توجه به این شکل مشاهده می‌شود که ساختار پیشنهادی در دو محدوده  $0.4 \leq D_{ST} < 1$  و  $0 \leq D_{ST} < 0.4$  پلاریته ولتاژ خروجی ساختار پیشنهادی مثبت است و در محدوده  $0.4 \leq D_{ST} < 1$  پلاریته ولتاژ خروجی ساختار پیشنهادی منفی می‌باشد. همچنین می‌توان مشاهده کرد که بهترین ناحیه کاری ساختار با پلاریته مثبت خروجی در محدوده  $0.2 \leq D_{ST} < 0.36$  و بهترین ناحیه کاری ساختار با پلاریته منفی خروجی در محدوده  $0.4 \leq D_{ST} < 0.45$  می‌باشد.

**۲-۲ طراحی المان‌ها**


در این بخش المان‌های فعال و غیر فعال ساختار پیشنهادی به طور کامل طراحی می‌شوند. به منظور طراحی مقادیر مناسب المان‌های غیر فعال از (۱۳) و (۱۴) استفاده می‌شود.



(الف)



(ب)



(ج)

شکل ۳: مدار معادل مدهای کاری ساختار پیشنهادی؛ (الف) مدار اول و سوم، (ب) مدار دوم، (ج) مدار چهارم.

$$\begin{cases} v_{D1} = V_i - V_{C1} - V_{C\gamma} \\ v_{D2} = -V_{C\gamma} \end{cases} \quad (2)$$

$$\begin{cases} i_{C1} = -I_{L\gamma} \\ i_{C2} = -I_{L1} \\ i_S = I_{L1} \\ i_{DC} = I_{L1} + I_{L\gamma} \end{cases} \quad (3)$$

**مدکاری دوم (  $0.5D_{ST}T_s < t < 0.5T_s$  )**

در این مدار، کلیدهای  $S_1$  و  $S_2$  روشن و بقیه کلیدها خاموش می‌باشند. در نتیجه دیودهای  $D_1$  و  $D_2$  روشن شده و مدار معادل پیشنهادی به صورت شکل ۳-ب خواهد بود. همان‌طور که مدار معادل مدار دوم ساختار پیشنهادی نشان می‌دهد ولتاژ خروجی در بالاترین مقدار خود قرار دارد. معادلات به دست آمده از این مدار در ادامه آورده شده است:

$$\begin{cases} v_{L1} = V_i - V_{C1} \\ v_{L2} = V_{C1} - V_{C\gamma} \end{cases} \quad (4)$$

$$\begin{cases} i_{D1} = I_{L1} \\ i_{D2} = I_{L2} - i_o \end{cases} \quad (5)$$

$$\begin{cases} i_{C1} = I_{L1} - I_{L2} \\ i_{C2} = I_{L2} - i_o \end{cases} \quad (6)$$

$$v_S = V_{C1} - V_i \quad (7)$$

$$v_{dc, max} = V_{o, max} = V_{C\gamma} \quad (8)$$

**مدکاری سوم (  $0.5T_s < t < 0.5(1 + D_{ST})T_s$  )**

معادلات و مدار معادل این مدار مشابه مدار اول می‌باشد. در

جدول ۱: بیشینه ولتاژ و جریان المان‌های اکتیو.

پارامتر	ولتاژ	جریان
$PIV_{D_v}$	$\frac{V_i}{D_{ST}^\gamma - \gamma D_{ST} + 1}$	$\frac{(\gamma - D_{ST})^\gamma V_i}{R(D_{ST}^\gamma - \gamma D_{ST} + 1)^\gamma}$
$PIV_{D_v}$	$\frac{(\gamma - D_{ST})^\gamma V_i}{D_{ST}^\gamma - \gamma D_{ST} + 1}$	$\frac{(-1 + D_{ST})(D_{ST}^\gamma V_i - D_{ST}^\gamma - \gamma D_{ST} V_i + \gamma D_{ST} + V_i - 1)}{R(D_{ST}^\gamma - \gamma D_{ST} + 1)^\gamma}$
$V_{S_v}$	$\frac{D_{ST}^\gamma V_i}{D_{ST}^\gamma - \gamma D_{ST} + 1}$	$\frac{(\gamma - D_{ST})^\gamma V_i}{R(D_{ST}^\gamma - \gamma D_{ST} + 1)^\gamma}$
$V_{S_v} = \dots = V_{S_v}$	$\frac{(\gamma - D_{ST})^\gamma V_i}{D_{ST}^\gamma - \gamma D_{ST} + 1}$	$\frac{(\gamma - D_{ST})^\gamma V_i}{(D_{ST}^\gamma - \gamma D_{ST} + 1)R}$

درصد ریپل قابل قبول برای جریان سلف‌ها و ولتاژ خازن‌ها، برای به دست آوردن مقادیر مناسب سلف‌ها و خازن‌ها، طبق (۲۱) و (۲۲) ضروری است.

$$|\Delta i_L| = x_L \% I_L \quad (21)$$

$$|\Delta v_C| = x_C \% V_C \quad (22)$$

در نتیجه، با استفاده از معادلات بالا، (۱۵)، (۱۶)، (۱۹) و (۲۰)، می‌توان مقادیر مناسب سلف‌ها و خازن‌ها را به صورت زیر به دست آورد:

$$\begin{cases} L_v = \frac{(\gamma - \gamma D_{ST})(D_{ST}^\gamma - \gamma D_{ST} + 1)D_{ST}R V_i}{\gamma x_{L_v} \% f_s (\gamma - D_{ST})^\gamma} \\ L_\gamma = \frac{(\gamma - \gamma D_{ST})^\gamma (D_{ST}^\gamma - \gamma D_{ST} + 1)D_{ST}R V_i}{\gamma x_{L_\gamma} \% f_s (\gamma - D_{ST})^\gamma} \end{cases} \quad (23)$$

$$\begin{cases} C_v = \frac{D_{ST}(\gamma - D_{ST})V_i}{\gamma R X_{C_v} \% f_s (D_{ST}^\gamma - \gamma D_{ST} + 1)} \\ C_\gamma = \frac{D_{ST}(\gamma - D_{ST})V_i}{\gamma R X_{C_\gamma} \% f_s (D_{ST}^\gamma - \gamma D_{ST} + 1)} \end{cases} \quad (24)$$

در ادامه، تمامی مدهای کاری ساختار پیشنهادی تحلیل شده و بیشینه ولتاژ و جریان المان‌های فعال در جدول ۱ آورده شده است.

### ۳- نتایج مقایسه‌ای

در این بخش، ساختار پیشنهادی و چند ساختار مشابه مرسوم از نقطه‌نظرهای بهره ولتاژ، مجموع ولتاژ دو سر کلید منبع امپدانس، مجموع ولتاژ دو سر خازن‌ها و مجموع ولتاژ بلوکه شده دو سر دیودها در شکل ۵ و از نقطه‌نظر تعداد المان‌ها، در شکل ۶ مقایسه شده‌اند. همچنین پارامترهای مربوط به ساختار پیشنهادی و ساختارهای مشابه مرسوم در جدول ۲ نشان داده شده است. با توجه به این شکل‌ها، مشاهده می‌شود که تعداد المان‌های اکتیو و پسیو ساختار پیشنهادی کم‌تر از بقیه ساختارهای مرسوم است. همچنین ساختار پیشنهادی کم‌ترین ولتاژ دو سر کلید فعال را نسبت به ساختارهای مشابه دارد. ساختارهای [۱۵]، [۱۶]، [۱۷] و [۱۸] در کنار بهره ولتاژ بالا، حساسیت بالایی نسبت به افزایش چرخه کاری دارند. همچنین این ساختارها تعداد المان‌های بالایی دارند و تنش ولتاژ دو سر المان‌ها نیز در این ساختارها بالا است. علاوه بر موارد ذکر شده، ساختار شماره [۱۹] نیز از تعداد المان‌های بیشتری نسبت به ساختار پیشنهادی استفاده کرده است و تنش ولتاژ دو سر کلید بالاتری نسبت به ساختار پیشنهادی دارد.

$$v_L = L \frac{di_L}{dt} \quad (13)$$

$$i_C = C \frac{dv_C}{dt} \quad (14)$$

با توجه به (۱۳)، در ابتدا به مقادیر مناسب ریپل جریان سلف‌ها نیاز داریم. در نتیجه برای به دست آوردن مقادیر مناسب آن‌ها، از روابط ولتاژ سلف‌ها در مدکاری اول به شکل معادلات زیر استفاده می‌کنیم:

$$\begin{cases} V_{C_v} = \gamma L_v \frac{\Delta i_{L_v}}{D_{ST} T_S} \\ V_{C_\gamma} = \gamma L_\gamma \frac{\Delta i_{L_\gamma}}{D_{ST} T_S} \end{cases} \quad (15)$$

با جای‌گذاری مقادیر به دست آمده از ولتاژ خازن‌ها در (۱۱)، مقادیر ریپل جریان سلف‌های  $L_v$  و  $L_\gamma$  به صورت زیر به دست می‌آیند:

$$\begin{cases} \Delta i_{L_v} = \left| \frac{(\gamma - \gamma D_{ST})D_{ST}}{\gamma L_v f_s (D_{ST}^\gamma - \gamma D_{ST} + 1)} V_i \right| \\ \Delta i_{L_\gamma} = \left| \frac{(\gamma - \gamma D_{ST})^\gamma D_{ST}}{\gamma L_\gamma f_s (D_{ST}^\gamma - \gamma D_{ST} + 1)} V_i \right| \end{cases} \quad (16)$$

معادلات بالا نشان می‌دهند که با افزایش فرکانس کلیدزنی و اندوکتانس سلف‌ها، ریپل جریان سلف‌ها کاهش می‌یابد.

به‌منظور محاسبه ریپل ولتاژ خازن‌ها نیز از (۱۴) استفاده می‌شود. با توجه به (۳)، ریپل ولتاژ خازن‌ها به شکل معادلات زیر به دست می‌آیند:

$$\begin{cases} \Delta v_{C_v} = \frac{D_{ST} T_S I_{L_\gamma}}{\gamma C_v} \\ \Delta v_{C_\gamma} = \frac{D_{ST} T_S I_{L_v}}{\gamma C_\gamma} \end{cases} \quad (17)$$

با توجه به معادلات بالا، محاسبه متوسط جریان سلف‌ها نقشی اساسی در تعیین معادله مربوط به ریپل ولتاژ خازن‌ها دارد. به همین منظور، ابتدا به محاسبه جریان متوسط سلف‌ها می‌پردازیم. قانون تعادل جریان خازن‌ها در یک دوره تناوب و محاسبه مساحت زیر منحنی آن، کمک می‌کند که متوسط جریان سلف‌ها را به دست آوریم. در نتیجه داریم:

$$\begin{cases} -I_{L_\gamma} D_{ST} T_S + (\gamma - D_{ST})(I_{L_v} - I_{L_\gamma}) T_S = 0 \\ -I_{L_v} D_{ST} T_S + (\gamma - D_{ST})(I_{L_\gamma} - i_O) T_S = 0 \end{cases} \quad (18)$$

با استفاده از معادلات بالا، مقادیر جریان سلف‌ها به صورت زیر به دست می‌آیند:

$$\begin{cases} I_{L_v} = \frac{(\gamma - D_{ST})^\gamma V_i}{R(D_{ST}^\gamma - \gamma D_{ST} + 1)^\gamma} \\ I_{L_\gamma} = \frac{(\gamma - D_{ST})^\gamma V_i}{R(D_{ST}^\gamma - \gamma D_{ST} + 1)^\gamma} \end{cases} \quad (19)$$

در ادامه، ریپل ولتاژ دو سر خازن‌ها به صورت زیر به دست می‌آیند:

$$\begin{cases} \Delta v_{C_v} = \frac{D_{ST}(\gamma - D_{ST})^\gamma V_i}{\gamma R C_v f_s (D_{ST}^\gamma - \gamma D_{ST} + 1)^\gamma} \\ \Delta v_{C_\gamma} = \frac{D_{ST}(\gamma - D_{ST})^\gamma V_i}{\gamma R C_\gamma f_s (D_{ST}^\gamma - \gamma D_{ST} + 1)^\gamma} \end{cases} \quad (20)$$

که  $R$  مقاومت اهمی بار خروجی می‌باشد.

همچنین چرخه کاری، فرکانس کلیدزنی، ولتاژ ورودی و بار خروجی در جدول ۳ نشان داده شده است.


شکل ۷ نتایج حاصل از شبیه سازی ساختار پیشنهادی را نشان می دهد. شکل ۷-الف فرمان تمامی کلیدهای ساختار پیشنهادی از جمله کلیدهای بخش اینورتری و کلید فعال را نشان می دهد. با مقایسه این شکل با شکل ۲، روش کنترلی اعمالی بر ساختار پیشنهادی در نرم افزار PSCAD تایید می شود. شکل ۷-ب شکل موج ولتاژ و جریان خروجی را نشان می دهد. با توجه به این شکل، دامنه ولتاژ خروجی برابر با ۱۱۲ ولت می باشد. همچنین، دامنه جریان خروجی نیز با توجه به مقدار بار خروجی مقاومتی، ۱ آمپر است. با در نظر گرفتن (۱۲) و جدول ۳ می توان نتیجه گرفت که دامنه ولتاژ خروجی و جریان خروجی در تحلیل های تئوری به ترتیب ۱۱۲ ولت و ۱ آمپر به دست می آید. در نتیجه می توان نتیجه گرفت که دامنه ولتاژ و جریان خروجی در نتایج شبیه سازی با نتایج آن ها در تحلیل های تئوری یکسان است. همچنین، با توجه به شکل ۷-ب اثبات می شود که شکل موج ولتاژ و جریان خروجی سه سطحی بوده و مدهای کاری ساختار پیشنهادی را نیز تایید می کند. شکل ۷-ج شکل موج ولتاژ و جریان کلید سمت منبع امپدانس را نشان می دهد. با توجه به معادلات جدول ۱، مقادیر تئوری به دست آمده از ولتاژ و جریان کلید به ترتیب برابر است با ۳۵/۵۴ ولت و ۲/۵۳ آمپر که با توجه به شکل ۷-ج، درستی روابط ولتاژ و جریان کلید و مدهای کاری ساختار پیشنهادی اثبات می شود. شکل ۷-د ولتاژ دو سر خازن ها را نشان می دهد. با توجه به (۱۱) مقدار ولتاژ خازن  $C_1$  برابر با ۸۵/۵۴ ولت و مقدار ولتاژ خازن  $C_2$  برابر است با ۱۱۲/۵۶ ولت که این مقادیر با مقادیر شکل ۷-د کاملاً مطابقت دارد. مقادیر جریان سلف های  $L_1$  و  $L_2$  در محاسبات تئوری به ترتیب ۲/۵۳ و ۱/۹۲ آمپر به دست می آیند که این مقادیر با شکل موج شکل ۷-ه مطابقت دارد. ولتاژ و جریان دیودهای  $D_1$  و  $D_2$  در شکل های ۷-و و ۷-ز نشان داده شده است. این شکل ها علاوه بر تایید نحوه روشن و خاموش شدن دیودها در هر مدار، درستی روابط به دست آمده در جدول ۱ را نیز تایید می کنند. ولتاژ دیودهای  $D_1$  و  $D_2$  در محاسبات تئوری به ترتیب ۱۴۸/۱۰۴ و ۱۱۲/۵۶ ولت و جریان دیودها در محاسبات تئوری به ترتیب ۲/۵۳ و ۱/۱ آمپر به دست آمده اند.

## ۵- کاربرد


ساختار ارائه شده به دلیل قابلیت تولید ولتاژ خروجی با فرکانس بالا و دامنه قابل تنظیم، گزینه ای مناسب برای کاربردهای الکتروشمیایی نظیر فناوری آبکاری محسوب می شود، جاییکه کنترل دقیق ولتاژ نقش کلیدی ایفا می کند [۲۱]. بر اساس (۱۲)، بهره ولتاژ ساختار پیشنهادی مستقیماً به مقدار چرخه کاری وابسته است و از این طریق امکان تنظیم دقیق ولتاژ خروجی فراهم می شود. با افزایش مقدار بهره ولتاژ نیز افزایش می یابد و بالعکس. این قابلیت در کنترل شکل و دامنه ولتاژ خروجی، تطبیق پذیری مطلوب ساختار پیشنهادی را برای فرآیندهایی نظیر آبکاری که نیازمند منابع ولتاژ با مشخصات دقیق و فرکانس بالا هستند، به خوبی اثبات می کند.

## ۶- نتیجه گیری

با توجه به نیاز گسترده جامعه امروز به اینورترها، معرفی اینورتری که بتواند در کنار داشتن بهره ولتاژ مطلوب، کاهش اندازه و تعداد المان ها را به همراه داشته باشد، حائز اهمیت است. به این جهت در این مقاله، یک




شکل ۵: مقایسه ساختار پیشنهادی و ساختارهای مرسوم؛ (الف) بهره ولتاژ، (ب) ولتاژ دو سر کلید منبع امپدانس، (ج) مجموع ولتاژ دو سر خازن ها، (د) مجموع ولتاژ بلوکه شده دو سر دیودها.



شکل ۶: مقایسه تعداد المان های ساختار پیشنهادی و ساختارهای مشابه مرسوم.

## ۴- نتایج شبیه سازی

در این بخش، شبیه سازی ساختار پیشنهادی به منظور اثبات درستی تحلیل های تئوری فراهم گردیده است. در ابتدا با استفاده از (۲۳) و (۲۴)، مقادیر مناسب سلف ها و خازن ها محاسبه گردیده و سپس شبیه سازی با استفاده از نرم افزار PSCAD انجام شده و تمامی نتایج مربوطه در ادامه آورده شده است. لازم به ذکر است که برای طراحی سلف ها و خازن ها مقادیر  $X_{L1}$  و  $X_{L2}$  به ترتیب برابر با ۰/۳۳ و ۰/۱۳ و مقادیر  $X_{C1}$  و  $X_{C2}$  برابر با ۰/۰۱ می باشد. در ادامه مقادیر المان های غیر فعال،



جدول ۲: پارامترهای مربوط به ساختار پیشنهادی و ساختارهای مشابه مرسوم.

ساختار	$B$	$\frac{V_s}{V_i}$	$\frac{V_{C_{total}}}{V_i}$	$\frac{PIV_{D_{total}}}{V_i}$
پیشنهادی	$\frac{1-D_{ST}}{D_{ST}^2 - 2D_{ST} + 1}$	$\frac{D_{ST}}{D_{ST}^2 - 2D_{ST} + 1}$	$\frac{(1-D_{ST})(2-D_{ST})}{D_{ST}^2 - 2D_{ST} + 1}$	$\frac{2-D_{ST}}{D_{ST}^2 - 2D_{ST} + 1}$
[۱۵]	$\frac{1+2D_{ST}}{1-4D_{ST}}$	$\frac{1+2D_{ST}}{1-4D_{ST}}$	$\frac{1+2D_{ST}}{1-4D_{ST}}$	$\frac{4}{1-4D_{ST}}$
[۱۶]	$\frac{2}{1-4D_{ST}}$	$\frac{1}{1-4D_{ST}}$	$\frac{3}{1-4D_{ST}}$	$\frac{6}{1-4D_{ST}}$
[۱۷]	$\frac{2}{1-4D_{ST}}$	$\frac{1}{1-4D_{ST}}$	$\frac{2}{1-4D_{ST}}$	$\frac{5}{1-4D_{ST}}$
[۱۸]	$\frac{1}{1-4D_{ST}}$	$\frac{3}{1-4D_{ST}}$	$\frac{\lambda D_{ST}}{1-4D_{ST}}$	$\cdot$
[۱۹]	$\frac{1-D_{ST}}{1-2D_{ST}}$	$\frac{1+D_{ST}}{1-2D_{ST}}$	$\frac{4D_{ST}}{1-2D_{ST}}$	$\frac{2D_{ST}}{1-2D_{ST}}$

جامعی ما بین ساختار پیشنهادی و برخی از ساختارهای مرسوم انجام گرفت. نتایج مقایسه نشان داد که تعداد المان‌های ساختار پیشنهادی در مقایسه با بقیه ساختارهای مرسوم کاهش یافته است. همچنین، ساختار پیشنهادی از ولتاژ دو سر پایینی در دو سر دیودها و خازن‌ها برخوردار است.

مبدل منبع امیدانسی فعال جدید با هدف بهره‌ولتاژ مطلوب و کاهش ولتاژ دو سر المان‌ها، در کنار کاهش تعداد المان‌های اکتیو و پسیو، پیشنهاد شد. تمامی مدهای کاری این مبدل بر مبنای روش کنترلی ارائه شده، به همراه تحلیل‌های مربوطه آورده شد. المان‌های اکتیو و پسیو طراحی و مقایسه

*IEEE Trans. on Industrial Electronics*, vol. 7, pp. 179918-79928, Dec. 2019.

- [13] D. Li, P.C. Loh, F. Gao, and F. Blaabjerg, "Generalized multicell switched-inductor and switched-capacitor Z-source inverters," *IEEE Trans. Power Electron.*, vol. 28, no. 2, pp. 837-848, Feb. 2013.
- [14] A. Ravindranath, S.K. Mishra, and A. Joshi, "Analysis and PWM control of switched boost inverter," *IEEE Trans. on Industrial Electronics*, vol. 60, no. 12, pp. 5593-5602, Nov. 2013.
- [15] M. Abbasi, M. Mardaneh, and E. Jamshidpour, "High gain PWM method and active switched boost Z-source inverter with less voltage stress on the devices," *IEEE Transactions on Power Electronics*, vol. 37, no. 2, pp. 1841-1851, Feb. 2022.
- [16] M. Abbasi, M. Mardaneh, and E. Babaei, "Active-switched boost quasi-Z-source inverter with few components," *Electrical Engineering*, vol. 103, pp. 303-314, Feb. 2021.
- [17] P.K. Gayen, "An enhanced high-boost active-switched quasi Z-Source inverter having shorter range of shoot-through duty ratio for solar energy conversion applications," *Int. J. Electron. Commun.*, vol. 137, Article ID: 153822, Jul. 2021.
- [18] X. Pan, Z. Pang, Y. Liu, S. Yin, and C. Ju, "Enhanced-Boost Bi-directional Quasi Z-Source Inverter with Novel Active Switched Inductor Cells," *IEEE Access*, vol. 8, pp. 3041-3055, 2020.
- [19] V. Ranjbarizad, E. Babaei, and C. Cecati, "Embedded Active Impedance Source Inverter Analysis and implementation," *International Journal of Circuit Theory and Applications*, vol. 51, no. 2, pp. 728-749, Feb. 2023.
- [20] V. Ranjbarizad and E. Babaei, "A new class of active impedance source inverter with low voltage stress on semiconductors," *International Journal of Circuit Theory and Applications*, vol. 52, no. 10, pp. 5074-5106, Oct. 2024.
- [21] E. Babaei and E. Shokati Asl, "A new topology for Z-source half-bridge inverter with low voltage stress on capacitors," *Electric Power Systems Research*, vol. 140, pp. 722-734, Nov. 2016.

ویدا رنجبرزاد دانش‌آموخته دکتری مهندسی الکترونیک قدرت از دانشگاه تبریز (۲۰۲۳) است. وی کارشناسی مهندسی الکترونیک را در دانشگاه آزاد اسلامی واحد ارومیه (۲۰۰۹) و کارشناسی ارشد مهندسی الکترونیک قدرت را در دانشگاه آزاد اسلامی واحد شبستر (۲۰۱۶) به پایان رسانده است. حوزه‌های اصلی پژوهشی ایشان شامل تحلیل، طراحی و کنترل مبدل‌های الکترونیک قدرت، اینورترهای منبع امپدانس و منابع انرژی تجدیدپذیر می‌باشد. همچنین ایشان سابقه تدریس و همکاری پژوهشی در زمینه الکترونیک قدرت و انرژی‌های نو را دارند.

**ابراهیم بابائی** مدارک کارشناسی و کارشناسی ارشد خود را از دانشکده فنی دانشگاه تبریز به ترتیب در رشته‌های مهندسی برق- الکترونیک و مهندسی برق- قدرت با رتبه اول دریافت کرد. مدرک دکتری خود را در رشته مهندسی برق- قدرت در سال ۱۳۸۶ از دانشکده مهندسی برق و کامپیوتر دانشگاه تبریز دریافت نمود. او در حال حاضر استاد دانشکده مهندسی برق و کامپیوتر دانشگاه تبریز است. زمینه کاری مورد علاقه ایشان تحلیل و کنترل مبدل‌های الکترونیک قدرت از جمله مبدل‌های ac/ac، dc/ac، ac/dc، dc/dc، مبدل‌های ماتریسی، اینورترهای چندسطحی، اینورترهای منبع امپدانس، مبدل‌های تشدید، ادوات FACTS، ... و کاربرد آن‌ها است.

جدول ۳: مقادیر المان‌های استفاده‌شده در شبیه‌سازی ساختار پیشنهادی.

$R$	$C_1$	$C_2$	$L_1$	$L_2$	$D_{ST}$	$f_s$	$V_i$
۱۰۰ $\Omega$	۲۲ $\mu\text{F}$	۲۲ $\mu\text{F}$	۰٫۶ mH	۰٫۶ mH	۰٫۲۴	۱۰ kHz	۵۰ V

در کنار این ویژگی‌ها، ساختار پیشنهادی کاهش چشمگیری در ولتاژ بلوکه شده دو سر کلید فعال دارد. در نهایت، این ساختار در نرم‌افزار PSCAD طراحی و نتایج آن به طور کامل تشریح گردید و صحت تمامی معادلات به دست آمده اثبات شد.

## مراجع

- [1] Z. Wang, Y. Yan, J. Yang, S. Li, and Q. Li, "Robust voltage regulation of a DC-AC inverter with load variations via a HDOBC approach," *IEEE Trans. on Circuits and Systems*, vol. 66, no. 7, pp. 1172-1176, Jul. 2019.
- [2] D. Sun, B. Ge, W. Liang, H. Abu-Rub, and F. Z. Peng, "An energy stored quasi-Z-source cascade multilevel inverter-based photovoltaic power generation system," *IEEE Trans. on Industrial Electronics*, vol. 62, no. 9, pp. 5458-5467, Sept. 2015.
- [3] S. Hu, Z. Liang, and X. He, "Ultra capacitor-battery hybrid energy storage system based on the asymmetric bi-directional Z-source topology for EV," *IEEE Trans. Power Electronics*, vol. 31, no. 11, pp. 7489-7498, 2016.
- [4] F. Z. Peng, "Z-source inverter," *IEEE Trans. on Industrial Electronics*, vol. 39, no. 2, pp. 504-510, Mar. 2003.
- [5] J. Anderson and F.Z. Peng, "Four quasi-Z-source inverters," in *Proc. IEEE Power Electronics Specialists Conf.*, pp. 2743-2749, Rhodes, Greece, 15-19 Jun. 2008.
- [6] M. Zhu, K. Yu, and F.L. Luo, "Switched inductor Z-source inverter," *IEEE Trans. Power Electronics*, vol. 25, no. 8, pp. 2150-2158, Aug. 2010.
- [7] E. Babaei, M. Hasan Babayi, E. Shokati Asl, and S. Laali "A new topology for Z-source inverter based on switched-inductor and boost Z-source inverter," *Journal of Operation and Automation in Power Engineering*, vol. 3, no. 2, pp. 16784, Sept. 2015.
- [8] M. K. Nguyen, Y. C. Lim, and S. J. Park, "Improved trans-Z-source inverter with continuous input current and boost inversion capability," *IEEE Trans. on Industrial Electronics*, vol. 28, no. 10, pp. 4500-4510, Oct. 2013.
- [9] W. Mo, P.C. Loh, and F. Blaabjerg, "Voltage type  $\Gamma$ -source inverters with continuous input current and enhanced voltage boost capability," in *Proc. of 15th Int. Power Electronics and Motion Control Conf.*, 8 pp., Novi Sad, Serbia, 4-6 Sept. 2012.
- [10] M.K. Nguyen, Y. C. Lim and Y. G. Kim, "TZ-source inverters," *IEEE Trans. on Industrial Electronics*, vol. 60, no. 12, pp. 5686-5695, Dec. 2013.
- [11] Y.P. Siwakoti, P.C. Loh, F. Blaabjerg, and G. E. Town, "Y-source impedance network," *IEEE Trans. on Industrial Electronics, (Letter)*, vol. 29, no. 7, pp. 3250-3254, Jul. 2014.
- [12] A. Ahmad, R. K. Singh, and A. R. Beig, "Switched-capacitor based modified extended high gain switched boost Z-source inverters,"